MediaWiki SPŠ a VOŠ Písek - Příspěvky [cs]

RS 485

2010-06-11T08:35:25Z

Dsulakova:

= Technické parametry =

Sběrnice RS-485 představuje další krok v možnostech propojení vzdálených zařízení. Pomocí této sběrnice může komunikovat maximálně 32 vysílačů a 32 přijímačů, což je výrazné vylepšení oproti RS-422, kde mohl v danou chvíli existovat pouze jeden vysílač (tento způsob komunikace se nazývá multidrop, protože přenášená informace „spadne“ do více přijímačů) či oproti RS-232C (point-to-point). Funkčnost sběrnice je zaručena díky tomu, že všechny přijímače i neaktivní vysílače se v klidu musí nacházet ve stavu vysoké impedance, tj. nijak neovlivňují komunikující zařízení. Pouze jedno zařízení na sběrnici může v daném čase pracovat jako řadič (vysílač), ovšem veškeré řízení přenosu i arbitráž sběrnice je ponechána na protokolu vyšší vrstvy – samotná specifikace RS-485 nic neříká o tom, jakým způsobem se mají zařízení vzájemně domluvit. I u této sběrnice se, podobně jako u výše popsané sběrnice RS-422, při vysílání používá diferenciálního kódování dat – jedna polarita představuje logickou jedničku, obrácená polarita pak logickou nulu. Rozdíl mezi oběma napěťovými potenciály musí dosahovat hodnoty minimálně 0,2 Voltů, typicky se však používají mnohem vyšší rozdíly, například 5 V, 7 V či 12 V.Díky použití kroucené dvojlinky a diferenciálního kódování je možné data přenášet i na poměrně velkou vzdálenost. Jako hranice dosažitelná za běžných podmínek (průmysl) se uvádí cca 1200 metrů, přičemž přenosová rychlost může dosahovat hodnot až 10 Mbit/s. Ovšem přenosová linka musí být správně zapojena, což v tomto případě znamená nutnost připojit na oba konce linky rezistory (terminátory) s odporem cca 120 Ω (podobně, jak si možná někteří čtenáři pamatují, tomu bylo i u desetimegabitového Ethernetu používajícího koaxiální kabel; samozřejmě zde byla impedance kabelu odlišná). Kromě těchto rezistorů se obě diferenciální linky v klidu nastavují na nějaké napětí odlišné od 0 V, což lze provést jednoduchým propojením vodiče přes rezistor na napájecí napětí (postačuje na jedné straně linky, většinou je napájení řešeno v každém přijímači). Pokud by se tímto způsobem datové linky nezapojily, mohl by se šum na „plovoucích“ linkách při odpojeném vysílači projevit rozdílem větším než 0,2 Voltů, což je, jak již víme, požadovaná citlivost přijímače (přijímač či přijímače by tedy přečetly datový šum). 

Schema sběrnice RS-485 

[[Image:Schema rs485.png]] 

= Logické stavy =

Logické stavy jsou reprezentovány rozdílným napětím mezi oběma vodiči. Je to rozdíl oproti RS-232, kde se úrovně stavů vztahují k referenčnímu napětí, nejčastěji k zemi (GND). Rozdílným napětím mezi oběma vodiči je výhodný zejména kvůli eliminaci naindukovaného rušivého napětí vztaženého k nulovému potenciálu země. Logický stav „1“ označovaný jako „ON“ je reprezentován rozdílovým napětím A - B < -300 mV, logický stav "0" označovaný jako "OFF" rozdílovým napětím A - B > +300 mV. Správný vysílač by měl na výstupu generovat napětí +2 V (příp. -2 V), správný přijímač by měl na vstupu rozlišit napětí +200 mV (příp. -200 mV). 

= Zapojení s dvěma či třemi vodiči =

Ve standardu RS-485, který byl později nahrazen novým standardem nazvaným EIA-485, jsou stanoveny pouze charakteristiky přijímače a vysílače, nikoli přímo datový protokol použitý pro komunikaci. Vzhledem k tomu, pro vysílání dat se používají pouze dva datové vodiče tvořící jeden jednosměrný logický kanál, používá se většinou asynchronní sériový protokol známý již z minule popsaného rozhraní RS-232C. Vysílání každého bajtu (osmibitového slova) je zahájeno nulovým start bitem, následuje osm datových bitů nesoucích užitečnou informaci a po nich je na datovou linku vyslán jedničkový stop bit.Aby se zajistil normou specifikovaný rozsah napětí na signálových vodičích, mohou se zařízení propojit i signálovou nulou – důvod byl vysvětlen v úvodních kapitolách. Zajímavé je, že norma přesně nestanoví žádný konektor, jenž by se měl standardně pro připojení zařízení použít. V praxi se proto používají různé konektory, například DB-25, DC-37, RJ-45, DIN, mini-DIN 8, nebo pouze tři svorky pro připojení vodičů (to je možná nejčastější řešení). 

[[Image:Zapojení rs485.png|center]] 

= Zapojení sběrnice se čtyřmi či pěti vodiči =

V některých případech, především tehdy, když je zapotřebí, aby komunikace zařízení probíhala obousměrně v tomtéž časovém okamžiku, je možné použít zapojení sběrnice se čtyřmi či pěti vodiči. Podobně jako u full duplexové varianty RS-422, i zde se ve své podstatě jedná o dvě samostatně pracující jednosměrné sběrnice doplněné v případě potřeby o společný nulový vodič. Vzhledem ke způsobu řízení přenosu dat (již není nutné specifikovat směr přenosu) je nutné, aby jedno zařízení vystupovalo v roli master a ostatní zařízení v roli slave. Vysílač zařízení master je přes sběrnici (první kroucenou dvojlinku) připojený na přijímače všech zařízení slave a současně jsou všechny vysílače zařízení slave (přes druhou kroucenou dvojlinku) připojeny na přijímač zařízení master. Pokud si však vystačíme s jednosměrným nebo poloduplexním přenosem, což bývá asi nejčastější požadavek, bývá lepší se čtyřvodičové či pětivodičové variantě sběrnice RS-485 vyhnout a použít třívodičovou verzi, protože ta bývá podporována více zařízeními. 

 

Zdroje: [http://www.root.cz/clanky/sbernice-rs-422-rs-423-a-rs-485/#k05 www.root.cz/clanky/sbernice-rs-422-rs-423-a-rs-485/#k05]            [http://cs.wikipedia.org/wiki/RS-485 cs.wikipedia.org/wiki/RS-485]

RS 485

2010-06-11T08:34:57Z

Dsulakova:

= Technické parametry

Sběrnice RS-485 představuje další krok v možnostech propojení vzdálených zařízení. Pomocí této sběrnice může komunikovat maximálně 32 vysílačů a 32 přijímačů, což je výrazné vylepšení oproti RS-422, kde mohl v danou chvíli existovat pouze jeden vysílač (tento způsob komunikace se nazývá multidrop, protože přenášená informace „spadne“ do více přijímačů) či oproti RS-232C (point-to-point). Funkčnost sběrnice je zaručena díky tomu, že všechny přijímače i neaktivní vysílače se v klidu musí nacházet ve stavu vysoké impedance, tj. nijak neovlivňují komunikující zařízení. Pouze jedno zařízení na sběrnici může v daném čase pracovat jako řadič (vysílač), ovšem veškeré řízení přenosu i arbitráž sběrnice je ponechána na protokolu vyšší vrstvy – samotná specifikace RS-485 nic neříká o tom, jakým způsobem se mají zařízení vzájemně domluvit. I u této sběrnice se, podobně jako u výše popsané sběrnice RS-422, při vysílání používá diferenciálního kódování dat – jedna polarita představuje logickou jedničku, obrácená polarita pak logickou nulu. Rozdíl mezi oběma napěťovými potenciály musí dosahovat hodnoty minimálně 0,2 Voltů, typicky se však používají mnohem vyšší rozdíly, například 5 V, 7 V či 12 V.Díky použití kroucené dvojlinky a diferenciálního kódování je možné data přenášet i na poměrně velkou vzdálenost. Jako hranice dosažitelná za běžných podmínek (průmysl) se uvádí cca 1200 metrů, přičemž přenosová rychlost může dosahovat hodnot až 10 Mbit/s. Ovšem přenosová linka musí být správně zapojena, což v tomto případě znamená nutnost připojit na oba konce linky rezistory (terminátory) s odporem cca 120 Ω (podobně, jak si možná někteří čtenáři pamatují, tomu bylo i u desetimegabitového Ethernetu používajícího koaxiální kabel; samozřejmě zde byla impedance kabelu odlišná). Kromě těchto rezistorů se obě diferenciální linky v klidu nastavují na nějaké napětí odlišné od 0 V, což lze provést jednoduchým propojením vodiče přes rezistor na napájecí napětí (postačuje na jedné straně linky, většinou je napájení řešeno v každém přijímači). Pokud by se tímto způsobem datové linky nezapojily, mohl by se šum na „plovoucích“ linkách při odpojeném vysílači projevit rozdílem větším než 0,2 Voltů, což je, jak již víme, požadovaná citlivost přijímače (přijímač či přijímače by tedy přečetly datový šum). 

Schema sběrnice RS-485 

[[Image:Schema rs485.png]] 

= Logické stavy =

Logické stavy jsou reprezentovány rozdílným napětím mezi oběma vodiči. Je to rozdíl oproti RS-232, kde se úrovně stavů vztahují k referenčnímu napětí, nejčastěji k zemi (GND). Rozdílným napětím mezi oběma vodiči je výhodný zejména kvůli eliminaci naindukovaného rušivého napětí vztaženého k nulovému potenciálu země. Logický stav „1“ označovaný jako „ON“ je reprezentován rozdílovým napětím A - B < -300 mV, logický stav "0" označovaný jako "OFF" rozdílovým napětím A - B > +300 mV. Správný vysílač by měl na výstupu generovat napětí +2 V (příp. -2 V), správný přijímač by měl na vstupu rozlišit napětí +200 mV (příp. -200 mV). 

= Zapojení s dvěma či třemi vodiči =

Ve standardu RS-485, který byl později nahrazen novým standardem nazvaným EIA-485, jsou stanoveny pouze charakteristiky přijímače a vysílače, nikoli přímo datový protokol použitý pro komunikaci. Vzhledem k tomu, pro vysílání dat se používají pouze dva datové vodiče tvořící jeden jednosměrný logický kanál, používá se většinou asynchronní sériový protokol známý již z minule popsaného rozhraní RS-232C. Vysílání každého bajtu (osmibitového slova) je zahájeno nulovým start bitem, následuje osm datových bitů nesoucích užitečnou informaci a po nich je na datovou linku vyslán jedničkový stop bit.Aby se zajistil normou specifikovaný rozsah napětí na signálových vodičích, mohou se zařízení propojit i signálovou nulou – důvod byl vysvětlen v úvodních kapitolách. Zajímavé je, že norma přesně nestanoví žádný konektor, jenž by se měl standardně pro připojení zařízení použít. V praxi se proto používají různé konektory, například DB-25, DC-37, RJ-45, DIN, mini-DIN 8, nebo pouze tři svorky pro připojení vodičů (to je možná nejčastější řešení). 

[[Image:Zapojení_rs485.png|center]] 

= Zapojení sběrnice se čtyřmi či pěti vodiči =

V některých případech, především tehdy, když je zapotřebí, aby komunikace zařízení probíhala obousměrně v tomtéž časovém okamžiku, je možné použít zapojení sběrnice se čtyřmi či pěti vodiči. Podobně jako u full duplexové varianty RS-422, i zde se ve své podstatě jedná o dvě samostatně pracující jednosměrné sběrnice doplněné v případě potřeby o společný nulový vodič. Vzhledem ke způsobu řízení přenosu dat (již není nutné specifikovat směr přenosu) je nutné, aby jedno zařízení vystupovalo v roli master a ostatní zařízení v roli slave. Vysílač zařízení master je přes sběrnici (první kroucenou dvojlinku) připojený na přijímače všech zařízení slave a současně jsou všechny vysílače zařízení slave (přes druhou kroucenou dvojlinku) připojeny na přijímač zařízení master. Pokud si však vystačíme s jednosměrným nebo poloduplexním přenosem, což bývá asi nejčastější požadavek, bývá lepší se čtyřvodičové či pětivodičové variantě sběrnice RS-485 vyhnout a použít třívodičovou verzi, protože ta bývá podporována více zařízeními. 

 

Zdroje: [http://www.root.cz/clanky/sbernice-rs-422-rs-423-a-rs-485/#k05 www.root.cz/clanky/sbernice-rs-422-rs-423-a-rs-485/#k05]            [http://cs.wikipedia.org/wiki/RS-485 cs.wikipedia.org/wiki/RS-485]

Soubor:Zapojení rs485.png

2010-06-11T08:26:19Z

Dsulakova:

Soubor:Schema rs485.png

2010-06-11T08:25:48Z

Dsulakova:

Soubor:Mřížka plynné látky.png

2010-05-31T07:33:01Z

Dsulakova:

Soubor:Mřížka kapalné látky.png

2010-05-31T07:32:37Z

Dsulakova:

Soubor:Mřížka pevné látky.png

2010-05-31T07:30:00Z

Dsulakova:

RISC architektura

2010-05-30T20:53:07Z

Dsulakova:

[[Image:RISC.gif|right]] RISC označuje jednu z architektur procesorů. Zkratka pochází z anglického Reduced Instruction Set Computer, v překladu počítač s redukovanou instrukční sadou. Jejím protikladem jsou počítače s komplexní instrukční sadou(Complex Instruction Set Computers, CISC).

= '''Shrnutí typických rysů procesorů architektury RISC''' =

*všechny instrukce mají jednu pevně danou délku
*procesor komunikuje s pamětí po sběrnici,
*redukovaná sada strojových instrukcí obsahuje hlavně jednoduché instrukce
*délka provádění jedné instrukce je vždy jeden cyklus (tj. délka v bitech všech instrukcí je stejná)
*žádná instrukce neprovádí naráz aritmetickou operaci a práci s pamětí (přičti a ulož do paměti atd.)
*mikroinstrukce jsou hardwarově implementovány na procesoru, čímž je velmi výrazně zvýšena rychlost jejich provádění
*nemají žádnou formu nepřímého adresování paměti
*velký počet registrů
*registry jsou pouze víceúčelové (nezáleží, který z nich instrukce využije, což zjednodušuje návrh překladačů)
*využívají řetězení instrukcí (pipelining)

= '''Složení RISC procesorů''' =

*'''RISC jádro''' - hlavní funkční jednotka, je určena pro aritmeticko-logické operace a posuvy na 32b datech, 32b adresové výpočty pro přístup k instrukcím a datům a pro řízení činnosti procesoru

*'''VCP''' – vektorový koprocesor vykonávající aritmetické a logické operace na 64b pakovaných slovech

*'''LMI a GMI''' – 2 identická programovatelná rozhraní pro externí paměť. Procesor podporuje 32b a 64b přístup k paměti. V druhém případě se přistupuje k 2ma sekvenčně uloženým paměťovým slovům. Paměťové adresování se provádí přes společnou 15b adresovou sběrnici pracující v módu časového sdílení. Adresování je stránkované.

*'''CP0 a CP1''' – 2 identické komunikační porty, každý zajišťuje přenos dat pomocí obousměrné 8b sběrnice mezi procesorem a externím zařízením. Komunikační porty jsou kompatibilní s porty TMS320C4x. Každý komunikační port obsahuje DMA jednotku která umožňuje 64b přenos dat mezi portem a externí pamětí.

= '''Důvody pro vznik architektury RISC''' =

Během 70. let 20. století vědci (např. Seymour Cray) ukázali, že většina programů prováděných na tehdejších počítačích využívala pouze malou část (jen asi 30 %) ze všech dostupných strojových instrukcí procesoru. Bylo tomu tak proto, že tehdejší překladače nedokázaly efektivněji využít všech instrukcí.

Také složitý přístup do paměti zpomaloval provádění operací. Z toho vyplynulo, že složitější operace (mikrokód) efektivněji vykoná posloupnost jednodušších instrukcí, které lze provádět s vyšší frekvencí.

V roce 1975 vytvořil John Cocke prototyp prvního RISCového procesoru nazvaného 801. Tento procesor se nikdy komerčně neprodával. První "řádný" RISCový procesor byly procesory RISC 1 a RISC 2 vytvořené univerzitou v Berkeley v roce 1985. Z těchto procesorů se později vyvinula architektura '''SPARC'''. RISCové procesory se prosadily hlavně ve velmi výkoných pracovních a grafických stanicích a serverech - hlavně procesory '''SPARC, Digital Alpha a SGI MIPS'''. Vyjímku tvoří procesory '''Motorola 68000''' (resp. dnes '''IBM/Motorola PowerPC, G3 a G4'''), které jsou dnes díky počítačům Apple Macintosh po Intelu 2. nejrozšířenější procesory na světě. Nejdůležitější RISC procesory

Ke konci 90. let, kdy se produkce procesorů CISC eskalovala k technickým parametrům, které se přiblížily svým výrobním limitům, bylo velmi obtížné dále zvyšovat jejich výkon při současném dodržení implementace kompletní instrukční sady. Implementace komplexnějších (a méně využívaných) CISCových instrukcí měla negativní vliv na technologii výroby a potažmo koncovou cenu procesoru, ale též spotřebu a spolehlivostí (uplatňovaly se různé přechodové jevy, rostl ztrátový výkon a další vlivy, které při menších frekvencích šlo zanedbat) nebo delikátností a náročností na provozní podmínky. Nejsložitější CISCOvé instrukcě pracující s porty či pamětí přitom (stejně jako jejich RISCový ekvivalent) trvaly více taktů. RISCové procesory s tím nejlepším návrhem oproti tomu mohly s výhodou využívat orthogonalitu, čímž dokázaly komplexní instrukční sady částečně kompenzovat. Oproti těm CISCovým však stály zlomek jejich ceny, byly spolehlivější a přitom použitelnější do drsnějších podmínek a měly menší spotřebu.

= '''Historie''' =

Jedním z prvních RISCových strojů byl Superpočítač CDC 6600 navržený v roce 1964. Jeho CPU měla 74 operačních kódů (tj. částí instrukcí), v porovnání se 400 u 8086.

V dnešní době je prakticky každý moderní procesor založen na architektuře RISC, přestože pro ně mnohdy neplatí její základní charakteristiky – instrukční sady jsou rozšířeny o speciální povely pro práci s multimédii (MMX, SSE, 3DNow!), a instrukce trvají různě dlouhou dobu. Na druhou stranu ale masivně využívají pipelining – instrukce jsou načítány až 31 kroků dopředu a průběžně distribuovány mezi výkonné jednotky. Výstupy jsou poté řazeny tak, aby byl zachován sled jejich postupného zpracování.

= '''Zastoupení RISC procesorů''' =

Mezi nejznámější výrobce procesorů RISC patří IBM (např. řada PowerPC), Intel (většina jeho procesorů je ale řazena mezi CISC, nebo označována jako tzv. „post-RISC“) a Sun Microsystems (např. řada Sparc). V 32bitových RISC procesorech zabírají 75% podíl procesory ARM.

= '''Budoucnost''' =

Dnes se rozdíl mezi RISC a CISC procesory začíná ztrácet. První náznak RISCové technoloie se objevil u procesorů Intel v roce 1989 u procesoru 80486, jehož FPU obsahovala hodně "natvrdo" vložené instrukční logiky (hard-wired instruction logic) a pipelining. Další výrobci, jako např. Cyrix, implementovali pipelining pro urychlení zpracování instrukcí. Procesor M1 také obsahoval velký počet (32) registrů k volnému využití a za pomocí technologie dynamického pojmenovávání registrů emulovat standardních 8 registrů. V dnes běžně používaných procesorech Intel Pentium IV a AMD Athlon je implementováno ještě více know-how z oblasti RISC procesorů - např. vykonávaní instrukcí mimo pořadí (out-of-order execution), předpověď větvení (branch prediction), on-chip cache pracující na frekvenci procesoru, extrémně rychlé instrukce, zvětšená hloubka pipeline atd. V budoucnu můžeme očekávat, že architektury RISC a CISC budou čím dál tím více splývat a nové procesory budou brát to nejlepší z obou "světů", aby dosáhly většího výkonu - a o výkon zde jde především.

= '''Výhody a nevýhody''' =

'''Výhody'''

*RISC procesory jsou rychlejší (při srovnatelném kmitočtu)
*Jednodušší hardware
*Rychlejší návrh procesoru
*Nižší náklady na vývoj a výrobu

'''Nevýhody'''

*Programy pro RISC jsou delší a komplexnější, než pro CISC
*Programátoři musejí dávat pozor, aby procesor často nečekal dlouho na dokončení instrukce
*Vyžaduje velmi rychlé paměti pro rychlé načítání instrukcí

'''Zdroj'''

*[http://www.wikipedia.org Wikipedia]
*[http://www.fi.muni.cz/usr/jkucera/pv109/2002/xtoufar1.htm www.fi.muni.cz]
*[http://radovan.bloger.cz/IT-internet/RISC---CISC-procesory www.radovan.bloger.cz]

[[Otázky k opakování z referátů mikroprocesorové techniky TVY]]

KKVaem <a href="http://scwdimvmgriy.com/">scwdimvmgriy</a>, [url=http://hqxnajzinamg.com/]hqxnajzinamg[/url], [link=http://rfftdskmylak.com/]rfftdskmylak[/link], http://sahwojimlkzc.com/ 

--[[Uživatel:Arni|Arni]] 27. 5. 2010, 13:49 (UTC)

Soubor:RISC.gif

2010-05-30T20:51:34Z

Dsulakova:

RISC architektura

2010-05-30T20:50:46Z

Dsulakova:

[[Image:RISC]]

RISC označuje jednu z architektur procesorů. Zkratka pochází z anglického Reduced Instruction Set Computer, v překladu počítač s redukovanou instrukční sadou. Jejím protikladem jsou počítače s komplexní instrukční sadou(Complex Instruction Set Computers, CISC).

= '''Shrnutí typických rysů procesorů architektury RISC''' =

*všechny instrukce mají jednu pevně danou délku
*procesor komunikuje s pamětí po sběrnici,
*redukovaná sada strojových instrukcí obsahuje hlavně jednoduché instrukce
*délka provádění jedné instrukce je vždy jeden cyklus (tj. délka v bitech všech instrukcí je stejná)
*žádná instrukce neprovádí naráz aritmetickou operaci a práci s pamětí (přičti a ulož do paměti atd.)
*mikroinstrukce jsou hardwarově implementovány na procesoru, čímž je velmi výrazně zvýšena rychlost jejich provádění
*nemají žádnou formu nepřímého adresování paměti
*velký počet registrů
*registry jsou pouze víceúčelové (nezáleží, který z nich instrukce využije, což zjednodušuje návrh překladačů)
*využívají řetězení instrukcí (pipelining)

= '''Složení RISC procesorů''' =

* '''RISC jádro''' - hlavní funkční jednotka, je určena pro aritmeticko-logické operace a posuvy na 32b datech, 32b adresové výpočty pro přístup k instrukcím a datům a pro řízení činnosti procesoru

* '''VCP''' – vektorový koprocesor vykonávající aritmetické a logické operace na 64b pakovaných slovech

* '''LMI a GMI''' – 2 identická programovatelná rozhraní pro externí paměť. Procesor podporuje 32b a 64b přístup k paměti. V druhém případě se přistupuje k 2ma sekvenčně uloženým paměťovým slovům. Paměťové adresování se provádí přes společnou 15b adresovou sběrnici pracující v módu časového sdílení. Adresování je stránkované.

* '''CP0 a CP1''' – 2 identické komunikační porty, každý zajišťuje přenos dat pomocí obousměrné 8b sběrnice mezi procesorem a externím zařízením. Komunikační porty jsou kompatibilní s porty TMS320C4x. Každý komunikační port obsahuje DMA jednotku která umožňuje 64b přenos dat mezi portem a externí pamětí.

= '''Důvody pro vznik architektury RISC''' =

Během 70. let 20. století vědci (např. Seymour Cray) ukázali, že většina programů prováděných na tehdejších počítačích využívala pouze malou část (jen asi 30 %) ze všech dostupných strojových instrukcí procesoru. Bylo tomu tak proto, že tehdejší překladače nedokázaly efektivněji využít všech instrukcí.

Také složitý přístup do paměti zpomaloval provádění operací. Z toho vyplynulo, že složitější operace (mikrokód) efektivněji vykoná posloupnost jednodušších instrukcí, které lze provádět s vyšší frekvencí.

V roce 1975 vytvořil John Cocke prototyp prvního RISCového procesoru nazvaného 801. Tento procesor se nikdy komerčně neprodával. První "řádný" RISCový procesor byly procesory RISC 1 a RISC 2 vytvořené univerzitou v Berkeley v roce 1985. Z těchto procesorů se později vyvinula architektura '''SPARC'''. RISCové procesory se prosadily hlavně ve velmi výkoných pracovních a grafických stanicích a serverech - hlavně procesory '''SPARC, Digital Alpha a SGI MIPS'''. Vyjímku tvoří procesory '''Motorola 68000''' (resp. dnes '''IBM/Motorola PowerPC, G3 a G4'''), které jsou dnes díky počítačům Apple Macintosh po Intelu 2. nejrozšířenější procesory na světě. Nejdůležitější RISC procesory

Ke konci 90. let, kdy se produkce procesorů CISC eskalovala k technickým parametrům, které se přiblížily svým výrobním limitům, bylo velmi obtížné dále zvyšovat jejich výkon při současném dodržení implementace kompletní instrukční sady. Implementace komplexnějších (a méně využívaných) CISCových instrukcí měla negativní vliv na technologii výroby a potažmo koncovou cenu procesoru, ale též spotřebu a spolehlivostí (uplatňovaly se různé přechodové jevy, rostl ztrátový výkon a další vlivy, které při menších frekvencích šlo zanedbat) nebo delikátností a náročností na provozní podmínky. Nejsložitější CISCOvé instrukcě pracující s porty či pamětí přitom (stejně jako jejich RISCový ekvivalent) trvaly více taktů. RISCové procesory s tím nejlepším návrhem oproti tomu mohly s výhodou využívat orthogonalitu, čímž dokázaly komplexní instrukční sady částečně kompenzovat. Oproti těm CISCovým však stály zlomek jejich ceny, byly spolehlivější a přitom použitelnější do drsnějších podmínek a měly menší spotřebu.

= '''Historie''' =

Jedním z prvních RISCových strojů byl Superpočítač CDC 6600 navržený v roce 1964. Jeho CPU měla 74 operačních kódů (tj. částí instrukcí), v porovnání se 400 u 8086.

V dnešní době je prakticky každý moderní procesor založen na architektuře RISC, přestože pro ně mnohdy neplatí její základní charakteristiky – instrukční sady jsou rozšířeny o speciální povely pro práci s multimédii (MMX, SSE, 3DNow!), a instrukce trvají různě dlouhou dobu. Na druhou stranu ale masivně využívají pipelining – instrukce jsou načítány až 31 kroků dopředu a průběžně distribuovány mezi výkonné jednotky. Výstupy jsou poté řazeny tak, aby byl zachován sled jejich postupného zpracování.

= '''Zastoupení RISC procesorů''' =

Mezi nejznámější výrobce procesorů RISC patří IBM (např. řada PowerPC), Intel (většina jeho procesorů je ale řazena mezi CISC, nebo označována jako tzv. „post-RISC“) a Sun Microsystems (např. řada Sparc). V 32bitových RISC procesorech zabírají 75% podíl procesory ARM.

= '''Budoucnost''' =

Dnes se rozdíl mezi RISC a CISC procesory začíná ztrácet. První náznak RISCové technoloie se objevil u procesorů Intel v roce 1989 u procesoru 80486, jehož FPU obsahovala hodně "natvrdo" vložené instrukční logiky (hard-wired instruction logic) a pipelining. Další výrobci, jako např. Cyrix, implementovali pipelining pro urychlení zpracování instrukcí. Procesor M1 také obsahoval velký počet (32) registrů k volnému využití a za pomocí technologie dynamického pojmenovávání registrů emulovat standardních 8 registrů. V dnes běžně používaných procesorech Intel Pentium IV a AMD Athlon je implementováno ještě více know-how z oblasti RISC procesorů - např. vykonávaní instrukcí mimo pořadí (out-of-order execution), předpověď větvení (branch prediction), on-chip cache pracující na frekvenci procesoru, extrémně rychlé instrukce, zvětšená hloubka pipeline atd. V budoucnu můžeme očekávat, že architektury RISC a CISC budou čím dál tím více splývat a nové procesory budou brát to nejlepší z obou "světů", aby dosáhly většího výkonu - a o výkon zde jde především.

= '''Výhody a nevýhody''' =

'''Výhody'''

*RISC procesory jsou rychlejší (při srovnatelném kmitočtu)
*Jednodušší hardware
*Rychlejší návrh procesoru
*Nižší náklady na vývoj a výrobu

'''Nevýhody'''

*Programy pro RISC jsou delší a komplexnější, než pro CISC
*Programátoři musejí dávat pozor, aby procesor často nečekal dlouho na dokončení instrukce
*Vyžaduje velmi rychlé paměti pro rychlé načítání instrukcí

'''Zdroj'''

*[http://www.wikipedia.org Wikipedia]
*[http://www.fi.muni.cz/usr/jkucera/pv109/2002/xtoufar1.htm www.fi.muni.cz]

[[Otázky k opakování z referátů mikroprocesorové techniky TVY]]

KKVaem <a href="http://scwdimvmgriy.com/">scwdimvmgriy</a>, [url=http://hqxnajzinamg.com/]hqxnajzinamg[/url], [link=http://rfftdskmylak.com/]rfftdskmylak[/link], http://sahwojimlkzc.com/ 

--[[Uživatel:Arni|Arni]] 27. 5. 2010, 13:49 (UTC)

CISC architektura

2010-05-30T20:46:07Z

Dsulakova:

[[Image:Procesor CISC.gif|right]]CISC (anglicky Complex Instruction Set Computer) v informačních technologiích označuje procesor s velkou sadou strojových instrukcí (řádově stovky) a relativně malým počtem registrů (jejich počet obvykle nepřesahuje 30). Procesory CISC mají různě dlouhé strojové instrukce, jejichž vykonání trvá různě dlouhou dobu. Označení CISC bylo zavedeno jako protiklad až poté, co se prosadily procesory RISC, které mají instrukční sadu naopak maximálně redukovanou. Operační paměť je mnohem pomalejší než procesor. Aby se výpočet nezpomaloval několika přístupy do paměti při vykonání jedné operace vznikly složitější instrukce. Vysoká složitost instrukcí - instrukční soubor rozšířen o nové a složitější operace, aby pro celou operaci stačilo jen načtení jediné instrukce. Řadič procesoru je navrhnut na základě řídicí paměti, která uchovává mikroprogramy jednotlivých strojových instrukcí. Vykonání strojové instrukce probíhá jako posloupnost mikrooperací. Posloupnost mikroinstrukcí je dána v řídicí paměti. Řídicí paměti (většinou ROM) jsou mnohem rychlejší než operační paměť. S rozvojem mikroelektroniky se řídicí paměti integrovaly s procesorem do jednoho čipu, stejně jako vyrovnávací paměť (cache) instrukcí nebo údajů. Procesory CISC začaly využívat zřetězené zpracování mikroinstrukcí a později i zřetězené zpracování, proto jsou v současnosti nejvíce rozšířeny ( '''Pentium, PentiumPro''').

= '''CISC s mikrokódem''' =

V současné době jsou některé CISC procesory konstruovány interně jako procesor RISC (jehož hardwarová výroba je jednodušší, snadněji se implementuje pipelining atd.). Tento interní mikroprocesor operuje s tzv. mikroinstrukcemi, pomocí nichž jsou interpretovány běžné strojové CISC instrukce (tzv. mikrokód). Jedna CISC instrukce je tak provedena jako několik elementárních RISC mikroinstrukcí. Takové CISC procesory jsou tak vlastně malé počítače řízené vlastním programem.

= '''Aktualizace mikrokódu''' =

Mikrokód je u procesorů Intel (Pentium Pro a novějších) možné nahrazovat, čehož využívají výrobci procesorů k opravě chyb. Nový mikrokód se musí po každém zapnutí nahrávat znovu, protože je uložen ve volatilní paměti a mikroprocesor se po vypnutí vrací ke svému původnímu mikrokódu. K aktualizaci mikrokódu může být použit BIOS (v rámci POST testů po zapnutí počítače) nebo je možné ho nahradit i později (ovladač CPU v Microsoft Windows, nástroj microcode_ctl v Linuxu.

Široká instrukční sada procesorů CISC usnadňuje jejich programování, protože není některé operace nutné rozepisovat (například násobení), avšak ve strojovém kódu (nebo v jazyce symbolických adres) se dnes programuje jen minimálně. Složitost CISC procesorů vede k problémům při výrobě (velká spotřeba materiálu, větší pravděpodobnost vady, komplikovaný návrh, problémy s vysokými frekvencemi, pipelining, cache atd).

Typickými zástupci koncepce CISC jsou procesory rodiny '''Motorola 68000''' a procesory postavené na architektuře Intel x86
''' Zdroj:'''
* [http://www.wikipedia.org Wikipedia]
* [http://radovan.bloger.cz/IT-internet/RISC---CISC-procesory www.radovan.bloger.cz]
[[Otázky k opakování z referátů mikroprocesorové techniky TVY]]

                                                                                                                                                                                                                                                                     Zdroj: 

 [[Uživatel:Dsulakova|Dsulakova]] 23. 4. 2010, 07:06 (UTC) --[[Uživatel:Arni|Arni]] 27. 5. 2010, 13:48 (UTC)

Soubor:Procesor CISC.gif

2010-05-30T20:39:07Z

Dsulakova:

CISC architektura

2010-05-30T20:37:50Z

Dsulakova:

Procesor CISC s mikroprogramovaným řízením a společnou pamětí cache. [[Image:Procesor CISC |24x24px]] 

CISC (anglicky Complex Instruction Set Computer) v informačních technologiích označuje procesor s velkou sadou strojových instrukcí (řádově stovky) a relativně malým počtem registrů (jejich počet obvykle nepřesahuje 30). Procesory CISC mají různě dlouhé strojové instrukce, jejichž vykonání trvá různě dlouhou dobu. Označení CISC bylo zavedeno jako protiklad až poté, co se prosadily procesory RISC, které mají instrukční sadu naopak maximálně redukovanou. Operační paměť je mnohem pomalejší než procesor. Aby se výpočet nezpomaloval několika přístupy do paměti při vykonání jedné operace vznikly složitější instrukce. Vysoká složitost instrukcí - instrukční soubor rozšířen o nové a složitější operace, aby pro celou operaci stačilo jen načtení jediné instrukce. Řadič procesoru je navrhnut na základě řídicí paměti, která uchovává mikroprogramy jednotlivých strojových instrukcí. Vykonání strojové instrukce probíhá jako posloupnost mikrooperací. Posloupnost mikroinstrukcí je dána v řídicí paměti. Řídicí paměti (většinou ROM) jsou mnohem rychlejší než operační paměť. S rozvojem mikroelektroniky se řídicí paměti integrovaly s procesorem do jednoho čipu, stejně jako vyrovnávací paměť (cache) instrukcí nebo údajů. Procesory CISC začaly využívat zřetězené zpracování mikroinstrukcí a později i zřetězené zpracování, proto jsou v současnosti nejvíce rozšířeny ( '''Pentium, PentiumPro''').

= '''CISC s mikrokódem''' =

V současné době jsou některé CISC procesory konstruovány interně jako procesor RISC (jehož hardwarová výroba je jednodušší, snadněji se implementuje pipelining atd.). Tento interní mikroprocesor operuje s tzv. mikroinstrukcemi, pomocí nichž jsou interpretovány běžné strojové CISC instrukce (tzv. mikrokód). Jedna CISC instrukce je tak provedena jako několik elementárních RISC mikroinstrukcí. Takové CISC procesory jsou tak vlastně malé počítače řízené vlastním programem.

= '''Aktualizace mikrokódu''' =

Mikrokód je u procesorů Intel (Pentium Pro a novějších) možné nahrazovat, čehož využívají výrobci procesorů k opravě chyb. Nový mikrokód se musí po každém zapnutí nahrávat znovu, protože je uložen ve volatilní paměti a mikroprocesor se po vypnutí vrací ke svému původnímu mikrokódu. K aktualizaci mikrokódu může být použit BIOS (v rámci POST testů po zapnutí počítače) nebo je možné ho nahradit i později (ovladač CPU v Microsoft Windows, nástroj microcode_ctl v Linuxu.

Široká instrukční sada procesorů CISC usnadňuje jejich programování, protože není některé operace nutné rozepisovat (například násobení), avšak ve strojovém kódu (nebo v jazyce symbolických adres) se dnes programuje jen minimálně. Složitost CISC procesorů vede k problémům při výrobě (velká spotřeba materiálu, větší pravděpodobnost vady, komplikovaný návrh, problémy s vysokými frekvencemi, pipelining, cache atd).

Typickými zástupci koncepce CISC jsou procesory rodiny Motorola 68000 a procesory postavené na architektuře Intel x86

[[Otázky k opakování z referátů mikroprocesorové techniky TVY]]

                                                                                                                                                                                                                                                                     Zdroj: www.wikipedia.org

 [[Uživatel:Dsulakova|Dsulakova]] 23. 4. 2010, 07:06 (UTC) --[[Uživatel:Arni|Arni]] 27. 5. 2010, 13:48 (UTC)

RISC architektura

2010-05-30T20:29:45Z

Dsulakova:

[[Image:Sun UltraSPARCII.jpg|right]]
RISC označuje jednu z architektur procesorů. Zkratka pochází z anglického Reduced Instruction Set Computer, v překladu počítač s redukovanou instrukční sadou. Jejím protikladem jsou počítače s komplexní instrukční sadou(Complex Instruction Set Computers, CISC).

= '''Shrnutí typických rysů procesorů architektury RISC''' =

* všechny instrukce mají jednu pevně danou délku
* procesor komunikuje s pamětí po sběrnici,
* redukovaná sada strojových instrukcí obsahuje hlavně jednoduché instrukce
* délka provádění jedné instrukce je vždy jeden cyklus (tj. délka v bitech všech instrukcí je stejná)
* žádná instrukce neprovádí naráz aritmetickou operaci a práci s pamětí (přičti a ulož do paměti atd.)
* mikroinstrukce jsou hardwarově implementovány na procesoru, čímž je velmi výrazně zvýšena rychlost jejich provádění
* nemají žádnou formu nepřímého adresování paměti
* velký počet registrů
* registry jsou pouze víceúčelové (nezáleží, který z nich instrukce využije, což zjednodušuje návrh překladačů)
* využívají řetězení instrukcí (pipelining)

= '''Důvody pro vznik architektury RISC''' =

Během 70. let 20. století vědci (např. Seymour Cray) ukázali, že většina programů prováděných na tehdejších počítačích využívala pouze malou část (jen asi 30 %) ze všech dostupných strojových instrukcí procesoru. Bylo tomu tak proto, že tehdejší překladače nedokázaly efektivněji využít všech instrukcí.

Také složitý přístup do paměti zpomaloval provádění operací. Z toho vyplynulo, že složitější operace (mikrokód) efektivněji vykoná posloupnost jednodušších instrukcí, které lze provádět s vyšší frekvencí.

V roce 1975 vytvořil John Cocke prototyp prvního RISCového procesoru nazvaného 801. Tento procesor se nikdy komerčně neprodával. První "řádný" RISCový procesor byly procesory RISC 1 a RISC 2 vytvořené univerzitou v Berkeley v roce 1985. Z těchto procesorů se později vyvinula architektura '''SPARC'''.
RISCové procesory se prosadily hlavně ve velmi výkoných pracovních a grafických stanicích a serverech - hlavně procesory '''SPARC, Digital Alpha a SGI MIPS'''. Vyjímku tvoří procesory '''Motorola 68000''' (resp. dnes '''IBM/Motorola PowerPC, G3 a G4'''), které jsou dnes díky počítačům Apple Macintosh po Intelu 2. nejrozšířenější procesory na světě.
Nejdůležitější RISC procesory

Ke konci 90. let, kdy se produkce procesorů CISC eskalovala k technickým parametrům, které se přiblížily svým výrobním limitům, bylo velmi obtížné dále zvyšovat jejich výkon při současném dodržení implementace kompletní instrukční sady. Implementace komplexnějších (a méně využívaných) CISCových instrukcí měla negativní vliv na technologii výroby a potažmo koncovou cenu procesoru, ale též spotřebu a spolehlivostí (uplatňovaly se různé přechodové jevy, rostl ztrátový výkon a další vlivy, které při menších frekvencích šlo zanedbat) nebo delikátností a náročností na provozní podmínky. Nejsložitější CISCOvé instrukcě pracující s porty či pamětí přitom (stejně jako jejich RISCový ekvivalent) trvaly více taktů. RISCové procesory s tím nejlepším návrhem oproti tomu mohly s výhodou využívat orthogonalitu, čímž dokázaly komplexní instrukční sady částečně kompenzovat. Oproti těm CISCovým však stály zlomek jejich ceny, byly spolehlivější a přitom použitelnější do drsnějších podmínek a měly menší spotřebu.

= '''Historie''' =

Jedním z prvních RISCových strojů byl Superpočítač CDC 6600 navržený v roce 1964. Jeho CPU měla 74 operačních kódů (tj. částí instrukcí), v porovnání se 400 u 8086.

V dnešní době je prakticky každý moderní procesor založen na architektuře RISC, přestože pro ně mnohdy neplatí její základní charakteristiky – instrukční sady jsou rozšířeny o speciální povely pro práci s multimédii (MMX, SSE, 3DNow!), a instrukce trvají různě dlouhou dobu. Na druhou stranu ale masivně využívají pipelining – instrukce jsou načítány až 31 kroků dopředu a průběžně distribuovány mezi výkonné jednotky. Výstupy jsou poté řazeny tak, aby byl zachován sled jejich postupného zpracování.

= '''Zastoupení RISC procesorů''' =

Mezi nejznámější výrobce procesorů RISC patří IBM (např. řada PowerPC), Intel (většina jeho procesorů je ale řazena mezi CISC, nebo označována jako tzv. „post-RISC“) a Sun Microsystems (např. řada Sparc). V 32bitových RISC procesorech zabírají 75% podíl procesory ARM.

= '''Budoucnost''' =

Dnes se rozdíl mezi RISC a CISC procesory začíná ztrácet. První náznak RISCové technoloie se objevil u procesorů Intel v roce 1989 u procesoru 80486, jehož FPU obsahovala hodně "natvrdo" vložené instrukční logiky (hard-wired instruction logic) a pipelining. Další výrobci, jako např. Cyrix, implementovali pipelining pro urychlení zpracování instrukcí. Procesor M1 také obsahoval velký počet (32) registrů k volnému využití a za pomocí technologie dynamického pojmenovávání registrů emulovat standardních 8 registrů.
V dnes běžně používaných procesorech Intel Pentium IV a AMD Athlon je implementováno ještě více know-how z oblasti RISC procesorů - např. vykonávaní instrukcí mimo pořadí (out-of-order execution), předpověď větvení (branch prediction), on-chip cache pracující na frekvenci procesoru, extrémně rychlé instrukce, zvětšená hloubka pipeline atd.
V budoucnu můžeme očekávat, že architektury RISC a CISC budou čím dál tím více splývat a nové procesory budou brát to nejlepší z obou "světů", aby dosáhly většího výkonu - a o výkon zde jde především.

= '''Výhody a nevýhody''' =

'''Výhody'''

* RISC procesory jsou rychlejší (při srovnatelném kmitočtu)
* Jednodušší hardware
* Rychlejší návrh procesoru
* Nižší náklady na vývoj a výrobu

'''Nevýhody'''

* Programy pro RISC jsou delší a komplexnější, než pro CISC
* Programátoři musejí dávat pozor, aby procesor často nečekal dlouho na dokončení instrukce
* Vyžaduje velmi rychlé paměti pro rychlé načítání instrukcí

'''Zdroj'''
* [http://www.wikipedia.org Wikipedia]
* [http://www.fi.muni.cz/usr/jkucera/pv109/2002/xtoufar1.htm www.fi.muni.cz]

[[Otázky k opakování z referátů mikroprocesorové techniky TVY]]

KKVaem <a href="http://scwdimvmgriy.com/">scwdimvmgriy</a>, [url=http://hqxnajzinamg.com/]hqxnajzinamg[/url], [link=http://rfftdskmylak.com/]rfftdskmylak[/link], http://sahwojimlkzc.com/ 

--[[Uživatel:Arni|Arni]] 27. 5. 2010, 13:49 (UTC)

RISC architektura

2010-05-30T20:13:08Z

Dsulakova: /* Shrnutí typických rysů procesorů architektury RISC */

Prioritní kodér

2010-04-23T07:07:01Z

Dsulakova:

= [[Image:Prioritní kodér.png|thumb|right]]Prioritní kodér =

Je to takový KLO, který obsahuje 2n vstupů a n adresových výstupů, které udávají v binárním tvaru polohu aktivního vstupu s nejvyšší prioritou.

*  Prioritní kodér – více než jeden vstup aktivní 
*  Priorita dekódování dána zapojením (nelze měnit) 

 

 

 

 

 

= Pravdivostní tabulka =

[[Image:Pravdivostní tabulka.png|thumb|left|235x172px]] 

 

 

 

 

 

 

 

= Karnaughovy mapy =

[[Image:Karnaughova mapa.png|thumb|left|309x309px]]

 

 

 

 

 

 

 

 

 

 

 

 

 

= Algebraické výrazy =

[[Image:Algebraické výrazy pro y1.png|thumb|left|176x32px]]

 

 

                                                                                                                                                                                                                                                                  

[[Image:Algebraické výrazy pro y0.png|thumb|left|289x33px]]

[[Uživatel:Dsulakova|Dsulakova]] 23. 4. 2010, 07:07 (UTC)

CISC architektura

2010-04-23T07:06:01Z

Dsulakova:

[[Image:Motorola 68000 microprocessor.jpg]]

CISC (anglicky Complex Instruction Set Computer) v informačních technologiích označuje procesor s velkou sadou strojových instrukcí (řádově stovky) a relativně malým počtem registrů (jejich počet obvykle nepřesahuje 30). Procesory CISC mají různě dlouhé strojové instrukce, jejichž vykonání trvá různě dlouhou dobu. Označení CISC bylo zavedeno jako protiklad až poté, co se prosadily procesory RISC, které mají instrukční sadu naopak maximálně redukovanou.

= '''CISC s mikrokódem''' =

V současné době jsou některé CISC procesory konstruovány interně jako procesor RISC (jehož hardwarová výroba je jednodušší, snadněji se implementuje pipelining atd.). Tento interní mikroprocesor operuje s tzv. mikroinstrukcemi, pomocí nichž jsou interpretovány běžné strojové CISC instrukce (tzv. mikrokód). Jedna CISC instrukce je tak provedena jako několik elementárních RISC mikroinstrukcí. Takové CISC procesory jsou tak vlastně malé počítače řízené vlastním programem.

= '''Aktualizace mikrokódu''' =

Mikrokód je u procesorů Intel (Pentium Pro a novějších) možné nahrazovat, čehož využívají výrobci procesorů k opravě chyb. Nový mikrokód se musí po každém zapnutí nahrávat znovu, protože je uložen ve volatilní paměti a mikroprocesor se po vypnutí vrací ke svému původnímu mikrokódu. K aktualizaci mikrokódu může být použit BIOS (v rámci POST testů po zapnutí počítače) nebo je možné ho nahradit i později (ovladač CPU v Microsoft Windows, nástroj microcode_ctl v Linuxu.

Široká instrukční sada procesorů CISC usnadňuje jejich programování, protože není některé operace nutné rozepisovat (například násobení), avšak ve strojovém kódu (nebo v jazyce symbolických adres) se dnes programuje jen minimálně. Složitost CISC procesorů vede k problémům při výrobě (velká spotřeba materiálu, větší pravděpodobnost vady, komplikovaný návrh, problémy s vysokými frekvencemi, pipelining, cache atd).

Typickými zástupci koncepce CISC jsou procesory rodiny Motorola 68000 a procesory postavené na architektuře Intel x86

                                                                                                                                                                                                                                                                     Zdroj: www.wikipedia.org

[[Uživatel:Dsulakova|Dsulakova]] 23. 4. 2010, 07:06 (UTC)

Prioritní kodér

2010-04-09T17:29:30Z

Dsulakova:

Soubor:Algebraické výrazy pro y0.png

2010-04-09T17:20:34Z

Dsulakova:

Soubor:Algebraické výrazy pro y1.png

2010-04-09T17:20:02Z

Dsulakova:

Soubor:Karnaughova mapa.png

2010-04-09T17:19:17Z

Dsulakova:

Soubor:Pravdivostní tabulka.png

2010-04-09T17:18:37Z

Dsulakova:

Soubor:Prioritní kodér.png

2010-04-09T17:17:49Z

Dsulakova:

Prioritní kodér

2010-04-09T17:14:56Z

Dsulakova: Založena nová stránka: = rightPrioritní kodér = Je to takový KLO, který obsahuje 2n vstupů a n adresových výstupů, které udávají v binárním tv…

= [[Image:Prioritní kodér|thumb|right]]Prioritní kodér =

Je to takový KLO, který obsahuje 2n vstupů a n adresových výstupů, které udávají v binárním tvaru polohu aktivního vstupu s nejvyšší prioritou.

*  Prioritní kodér – více než jeden vstup aktivní 
*  Priorita dekódování dána zapojením (nelze měnit) 

 

 

 

 

 

= Pravdivostní tabulka =

[[Image:Pravdivostní tabulka|thumb|left]] 

 

 

 

 

 

 

 

= Karnaughovy mapy =

[[Image:Karnaughova mapa|thumb|left]]

 

 

 

 

 

 

 

 

 

 

 

 

 

= Algebraické výrazy =

[[Image:Algebraické výrazy pro y1|thumb|left]]

 

 

[[Image:Algebraické výrazy pro y0|289x33px]]

CISC architektura

2010-04-09T08:11:18Z

Dsulakova:

RISC architektura

2010-04-09T08:02:59Z

Dsulakova:

[[Image:Sun UltraSPARCII.jpg]]

RISC označuje jednu z architektur procesorů. Zkratka pochází z anglického Reduced Instruction Set Computer, v překladu počítač s redukovanou instrukční sadou. Jejím protikladem jsou počítače s komplexní instrukční sadou(Complex Instruction Set Computers, CISC).

= '''Shrnutí typických rysů procesorů architektury RISC''' =

* procesor komunikuje s pamětí po sběrnici,
* redukovaná sada strojových instrukcí obsahuje hlavně jednoduché instrukce,
* délka provádění jedné instrukce je vždy jeden cyklus (tj. délka v bitech všech instrukcí je stejná),
* mikroinstrukce jsou hardwarově implementovány na procesoru, čímž je velmi výrazně zvýšena rychlost jejich provádění,
* registry jsou pouze víceúčelové (nezáleží, který z nich instrukce využije, což zjednodušuje návrh překladačů),
* využívají řetězení instrukcí (pipelining).

= '''Důvody pro vznik architektury RISC''' =

Během 70. let 20. století vědci (např. Seymour Cray) ukázali, že většina programů prováděných na tehdejších počítačích využívala pouze malou část (jen asi 30 %) ze všech dostupných strojových instrukcí procesoru. Bylo tomu tak proto, že tehdejší překladače nedokázaly efektivněji využít všech instrukcí.

Také složitý přístup do paměti zpomaloval provádění operací. Z toho vyplynulo, že složitější operace (mikrokód) efektivněji vykoná posloupnost jednodušších instrukcí, které lze provádět s vyšší frekvencí.

Ke konci 90. let, kdy se produkce procesorů CISC eskalovala k technickým parametrům, které se přiblížily svým výrobním limitům, bylo velmi obtížné dále zvyšovat jejich výkon při současném dodržení implementace kompletní instrukční sady. Implementace komplexnějších (a méně využívaných) CISCových instrukcí měla negativní vliv na technologii výroby a potažmo koncovou cenu procesoru, ale též spotřebu a spolehlivostí (uplatňovaly se různé přechodové jevy, rostl ztrátový výkon a další vlivy, které při menších frekvencích šlo zanedbat) nebo delikátností a náročností na provozní podmínky. Nejsložitější CISCOvé instrukcě pracující s porty či pamětí přitom (stejně jako jejich RISCový ekvivalent) trvaly více taktů. RISCové procesory s tím nejlepším návrhem oproti tomu mohly s výhodou využívat orthogonalitu, čímž dokázaly komplexní instrukční sady částečně kompenzovat. Oproti těm CISCovým však stály zlomek jejich ceny, byly spolehlivější a přitom použitelnější do drsnějších podmínek a měly menší spotřebu.

= '''Historie''' =

Jedním z prvních RISCových strojů byl Superpočítač CDC 6600 navržený v roce 1964. Jeho CPU měla 74 operačních kódů (tj. částí instrukcí), v porovnání se 400 u 8086.

V dnešní době je prakticky každý moderní procesor založen na architektuře RISC, přestože pro ně mnohdy neplatí její základní charakteristiky – instrukční sady jsou rozšířeny o speciální povely pro práci s multimédii (MMX, SSE, 3DNow!), a instrukce trvají různě dlouhou dobu. Na druhou stranu ale masivně využívají pipelining – instrukce jsou načítány až 31 kroků dopředu a průběžně distribuovány mezi výkonné jednotky. Výstupy jsou poté řazeny tak, aby byl zachován sled jejich postupného zpracování.

= '''Zastoupení RISC procesorů''' =

Mezi nejznámější výrobce procesorů RISC patří IBM (např. řada PowerPC), Intel (většina jeho procesorů je ale řazena mezi CISC, nebo označována jako tzv. „post-RISC“) a Sun Microsystems (např. řada Sparc). V 32bitových RISC procesorech zabírají 75% podíl procesory ARM.

                                                                                                                                                                                                                                                                 Zdroj: www.wikipedia.org

Soubor:Motorola 68000 microprocessor.jpg

2010-04-07T18:19:52Z

Dsulakova: načtena nová verze "Soubor:Motorola 68000 microprocessor.jpg"

Motorola 68000 microprocessor

Soubor:Motorola 68000 microprocessor.jpg

2010-04-07T18:17:57Z

Dsulakova: načtena nová verze "Soubor:Motorola 68000 microprocessor.jpg"

Motorola 68000 microprocessor

CISC architektura

2010-04-07T18:16:18Z

Dsulakova: Založena nová stránka: Soubor:Motorola 68000 microprocessor.jpg CISC (anglicky Complex Instruction Set Computer) v informačních technologiích označuje procesor s velkou sadou strojový…

[[Soubor:Motorola 68000 microprocessor.jpg]]

CISC (anglicky Complex Instruction Set Computer) v informačních technologiích označuje procesor s velkou sadou strojových instrukcí (řádově stovky) a relativně malým počtem registrů (jejich počet obvykle nepřesahuje 30). Procesory CISC mají různě dlouhé strojové instrukce, jejichž vykonání trvá různě dlouhou dobu. Označení CISC bylo zavedeno jako protiklad až poté, co se prosadily procesory RISC, které mají instrukční sadu naopak maximálně redukovanou.

'''CISC s mikrokódem'''

V současné době jsou některé CISC procesory konstruovány interně jako procesor RISC (jehož hardwarová výroba je jednodušší, snadněji se implementuje pipelining atd.). Tento interní mikroprocesor operuje s tzv. mikroinstrukcemi, pomocí nichž jsou interpretovány běžné strojové CISC instrukce (tzv. mikrokód). Jedna CISC instrukce je tak provedena jako několik elementárních RISC mikroinstrukcí. Takové CISC procesory jsou tak vlastně malé počítače řízené vlastním programem.

'''Aktualizace mikrokódu'''

Mikrokód je u procesorů Intel (Pentium Pro a novějších) možné nahrazovat, čehož využívají výrobci procesorů k opravě chyb. Nový mikrokód se musí po každém zapnutí nahrávat znovu, protože je uložen ve volatilní paměti a mikroprocesor se po vypnutí vrací ke svému původnímu mikrokódu. K aktualizaci mikrokódu může být použit BIOS (v rámci POST testů po zapnutí počítače) nebo je možné ho nahradit i později (ovladač CPU v Microsoft Windows, nástroj microcode_ctl v Linuxu.

Široká instrukční sada procesorů CISC usnadňuje jejich programování, protože není některé operace nutné rozepisovat (například násobení), avšak ve strojovém kódu (nebo v jazyce symbolických adres) se dnes programuje jen minimálně. Složitost CISC procesorů vede k problémům při výrobě (velká spotřeba materiálu, větší pravděpodobnost vady, komplikovaný návrh, problémy s vysokými frekvencemi, pipelining, cache atd).

Typickými zástupci koncepce CISC jsou procesory rodiny Motorola 68000 a procesory postavené na architektuře Intel x86.

Soubor:Motorola 68000 microprocessor.jpg

2010-04-07T18:15:50Z

Dsulakova: Motorola 68000 microprocessor

Motorola 68000 microprocessor

RISC architektura

2010-04-07T18:10:41Z

Dsulakova:

[[Soubor:Sun_UltraSPARCII.jpg]]
RISC označuje jednu z architektur procesorů. Zkratka pochází z anglického Reduced Instruction Set Computer, v překladu počítač s redukovanou instrukční sadou. Jejím protikladem jsou počítače s komplexní instrukční sadou(Complex Instruction Set Computers, CISC).

'''Shrnutí typických rysů procesorů architektury RISC'''

* procesor komunikuje s pamětí po sběrnici,
* redukovaná sada strojových instrukcí obsahuje hlavně jednoduché instrukce,
* délka provádění jedné instrukce je vždy jeden cyklus (tj. délka v bitech všech instrukcí je stejná),
* mikroinstrukce jsou hardwarově implementovány na procesoru, čímž je velmi výrazně zvýšena rychlost jejich provádění,
* registry jsou pouze víceúčelové (nezáleží, který z nich instrukce využije, což zjednodušuje návrh překladačů),
* využívají řetězení instrukcí (pipelining).

'''Důvody pro vznik architektury RISC'''

Během 70. let 20. století vědci (např. Seymour Cray) ukázali, že většina programů prováděných na tehdejších počítačích využívala pouze malou část (jen asi 30 %) ze všech dostupných strojových instrukcí procesoru. Bylo tomu tak proto, že tehdejší překladače nedokázaly efektivněji využít všech instrukcí.

Také složitý přístup do paměti zpomaloval provádění operací. Z toho vyplynulo, že složitější operace (mikrokód) efektivněji vykoná posloupnost jednodušších instrukcí, které lze provádět s vyšší frekvencí.

Ke konci 90. let, kdy se produkce procesorů CISC eskalovala k technickým parametrům, které se přiblížily svým výrobním limitům, bylo velmi obtížné dále zvyšovat jejich výkon při současném dodržení implementace kompletní instrukční sady. Implementace komplexnějších (a méně využívaných) CISCových instrukcí měla negativní vliv na technologii výroby a potažmo koncovou cenu procesoru, ale též spotřebu a spolehlivostí (uplatňovaly se různé přechodové jevy, rostl ztrátový výkon a další vlivy, které při menších frekvencích šlo zanedbat) nebo delikátností a náročností na provozní podmínky. Nejsložitější CISCOvé instrukcě pracující s porty či pamětí přitom (stejně jako jejich RISCový ekvivalent) trvaly více taktů. RISCové procesory s tím nejlepším návrhem oproti tomu mohly s výhodou využívat orthogonalitu, čímž dokázaly komplexní instrukční sady částečně kompenzovat. Oproti těm CISCovým však stály zlomek jejich ceny, byly spolehlivější a přitom použitelnější do drsnějších podmínek a měly menší spotřebu.

'''Historie'''

Jedním z prvních RISCových strojů byl Superpočítač CDC 6600 navržený v roce 1964. Jeho CPU měla 74 operačních kódů (tj. částí instrukcí), v porovnání se 400 u 8086.

V dnešní době je prakticky každý moderní procesor založen na architektuře RISC, přestože pro ně mnohdy neplatí její základní charakteristiky – instrukční sady jsou rozšířeny o speciální povely pro práci s multimédii (MMX, SSE, 3DNow!), a instrukce trvají různě dlouhou dobu. Na druhou stranu ale masivně využívají pipelining – instrukce jsou načítány až 31 kroků dopředu a průběžně distribuovány mezi výkonné jednotky. Výstupy jsou poté řazeny tak, aby byl zachován sled jejich postupného zpracování.

'''Zastoupení RISC procesorů'''

Mezi nejznámější výrobce procesorů RISC patří IBM (např. řada PowerPC), Intel (většina jeho procesorů je ale řazena mezi CISC, nebo označována jako tzv. „post-RISC“) a Sun Microsystems (např. řada Sparc). V 32bitových RISC procesorech zabírají 75% podíl procesory ARM.

RISC architektura

2010-04-07T18:08:59Z

Dsulakova:

[[Soubor:Sun_UltraSPARCII.jpg]]
RISC označuje jednu z architektur procesorů. Zkratka pochází z anglického Reduced Instruction Set Computer, v překladu počítač s redukovanou instrukční sadou. Jejím protikladem jsou počítače s komplexní instrukční sadou(Complex Instruction Set Computers, CISC).

Důvody pro vznik architektury RISC

Během 70. let 20. století vědci (např. Seymour Cray) ukázali, že většina programů prováděných na tehdejších počítačích využívala pouze malou část (jen asi 30 %) ze všech dostupných strojových instrukcí procesoru. Bylo tomu tak proto, že tehdejší překladače nedokázaly efektivněji využít všech instrukcí.

Také složitý přístup do paměti zpomaloval provádění operací. Z toho vyplynulo, že složitější operace (mikrokód) efektivněji vykoná posloupnost jednodušších instrukcí, které lze provádět s vyšší frekvencí.

Ke konci 90. let, kdy se produkce procesorů CISC eskalovala k technickým parametrům, které se přiblížily svým výrobním limitům, bylo velmi obtížné dále zvyšovat jejich výkon při současném dodržení implementace kompletní instrukční sady. Implementace komplexnějších (a méně využívaných) CISCových instrukcí měla negativní vliv na technologii výroby a potažmo koncovou cenu procesoru, ale též spotřebu a spolehlivostí (uplatňovaly se různé přechodové jevy, rostl ztrátový výkon a další vlivy, které při menších frekvencích šlo zanedbat) nebo delikátností a náročností na provozní podmínky. Nejsložitější CISCOvé instrukcě pracující s porty či pamětí přitom (stejně jako jejich RISCový ekvivalent) trvaly více taktů. RISCové procesory s tím nejlepším návrhem oproti tomu mohly s výhodou využívat orthogonalitu, čímž dokázaly komplexní instrukční sady částečně kompenzovat. Oproti těm CISCovým však stály zlomek jejich ceny, byly spolehlivější a přitom použitelnější do drsnějších podmínek a měly menší spotřebu.

Historie

Jedním z prvních RISCových strojů byl Superpočítač CDC 6600 navržený v roce 1964. Jeho CPU měla 74 operačních kódů (tj. částí instrukcí), v porovnání se 400 u 8086.

V dnešní době je prakticky každý moderní procesor založen na architektuře RISC, přestože pro ně mnohdy neplatí její základní charakteristiky – instrukční sady jsou rozšířeny o speciální povely pro práci s multimédii (MMX, SSE, 3DNow!), a instrukce trvají různě dlouhou dobu. Na druhou stranu ale masivně využívají pipelining – instrukce jsou načítány až 31 kroků dopředu a průběžně distribuovány mezi výkonné jednotky. Výstupy jsou poté řazeny tak, aby byl zachován sled jejich postupného zpracování.

Shrnutí typických rysů procesorů architektury RISC

* procesor komunikuje s pamětí po sběrnici,
* redukovaná sada strojových instrukcí obsahuje hlavně jednoduché instrukce,
* délka provádění jedné instrukce je vždy jeden cyklus (tj. délka v bitech všech instrukcí je stejná),
* mikroinstrukce jsou hardwarově implementovány na procesoru, čímž je velmi výrazně zvýšena rychlost jejich provádění,
* registry jsou pouze víceúčelové (nezáleží, který z nich instrukce využije, což zjednodušuje návrh překladačů),
* využívají řetězení instrukcí (pipelining).

Zastoupení RISC procesorů

Mezi nejznámější výrobce procesorů RISC patří IBM (např. řada PowerPC), Intel (většina jeho procesorů je ale řazena mezi CISC, nebo označována jako tzv. „post-RISC“) a Sun Microsystems (např. řada Sparc). V 32bitových RISC procesorech zabírají 75% podíl procesory ARM.

RISC architektura

2010-04-07T18:08:27Z

Dsulakova:

[[Soubor:Sun_UltraSPARCII.jpg]]

RISC označuje jednu z architektur procesorů. Zkratka pochází z anglického Reduced Instruction Set Computer, v překladu počítač s redukovanou instrukční sadou. Jejím protikladem jsou počítače s komplexní instrukční sadou(Complex Instruction Set Computers, CISC).

Důvody pro vznik architektury RISC

Během 70. let 20. století vědci (např. Seymour Cray) ukázali, že většina programů prováděných na tehdejších počítačích využívala pouze malou část (jen asi 30 %) ze všech dostupných strojových instrukcí procesoru. Bylo tomu tak proto, že tehdejší překladače nedokázaly efektivněji využít všech instrukcí.

Také složitý přístup do paměti zpomaloval provádění operací. Z toho vyplynulo, že složitější operace (mikrokód) efektivněji vykoná posloupnost jednodušších instrukcí, které lze provádět s vyšší frekvencí.

Ke konci 90. let, kdy se produkce procesorů CISC eskalovala k technickým parametrům, které se přiblížily svým výrobním limitům, bylo velmi obtížné dále zvyšovat jejich výkon při současném dodržení implementace kompletní instrukční sady. Implementace komplexnějších (a méně využívaných) CISCových instrukcí měla negativní vliv na technologii výroby a potažmo koncovou cenu procesoru, ale též spotřebu a spolehlivostí (uplatňovaly se různé přechodové jevy, rostl ztrátový výkon a další vlivy, které při menších frekvencích šlo zanedbat) nebo delikátností a náročností na provozní podmínky. Nejsložitější CISCOvé instrukcě pracující s porty či pamětí přitom (stejně jako jejich RISCový ekvivalent) trvaly více taktů. RISCové procesory s tím nejlepším návrhem oproti tomu mohly s výhodou využívat orthogonalitu, čímž dokázaly komplexní instrukční sady částečně kompenzovat. Oproti těm CISCovým však stály zlomek jejich ceny, byly spolehlivější a přitom použitelnější do drsnějších podmínek a měly menší spotřebu.

Historie

Jedním z prvních RISCových strojů byl Superpočítač CDC 6600 navržený v roce 1964. Jeho CPU měla 74 operačních kódů (tj. částí instrukcí), v porovnání se 400 u 8086.

V dnešní době je prakticky každý moderní procesor založen na architektuře RISC, přestože pro ně mnohdy neplatí její základní charakteristiky – instrukční sady jsou rozšířeny o speciální povely pro práci s multimédii (MMX, SSE, 3DNow!), a instrukce trvají různě dlouhou dobu. Na druhou stranu ale masivně využívají pipelining – instrukce jsou načítány až 31 kroků dopředu a průběžně distribuovány mezi výkonné jednotky. Výstupy jsou poté řazeny tak, aby byl zachován sled jejich postupného zpracování.

Shrnutí typických rysů procesorů architektury RISC

* procesor komunikuje s pamětí po sběrnici,
* redukovaná sada strojových instrukcí obsahuje hlavně jednoduché instrukce,
* délka provádění jedné instrukce je vždy jeden cyklus (tj. délka v bitech všech instrukcí je stejná),
* mikroinstrukce jsou hardwarově implementovány na procesoru, čímž je velmi výrazně zvýšena rychlost jejich provádění,
* registry jsou pouze víceúčelové (nezáleží, který z nich instrukce využije, což zjednodušuje návrh překladačů),
* využívají řetězení instrukcí (pipelining).

Zastoupení RISC procesorů

Mezi nejznámější výrobce procesorů RISC patří IBM (např. řada PowerPC), Intel (většina jeho procesorů je ale řazena mezi CISC, nebo označována jako tzv. „post-RISC“) a Sun Microsystems (např. řada Sparc). V 32bitových RISC procesorech zabírají 75% podíl procesory ARM.

Soubor:Sun UltraSPARCII.jpg

2010-04-07T18:07:05Z

Dsulakova: Sun Ultra SPARC II

Sun Ultra SPARC II

RISC architektura

2010-04-07T18:06:23Z

Dsulakova: Založena nová stránka: RISC označuje jednu z architektur procesorů. Zkratka pochází z anglického Reduced Instruction Set Computer, v překladu počítač s redukovanou instrukční sadou. Je…

RISC označuje jednu z architektur procesorů. Zkratka pochází z anglického Reduced Instruction Set Computer, v překladu počítač s redukovanou instrukční sadou. Jejím protikladem jsou počítače s komplexní instrukční sadou(Complex Instruction Set Computers, CISC). [[Soubor:Sun_UltraSPARCII.jpg]]

Důvody pro vznik architektury RISC

Během 70. let 20. století vědci (např. Seymour Cray) ukázali, že většina programů prováděných na tehdejších počítačích využívala pouze malou část (jen asi 30 %) ze všech dostupných strojových instrukcí procesoru. Bylo tomu tak proto, že tehdejší překladače nedokázaly efektivněji využít všech instrukcí.

Také složitý přístup do paměti zpomaloval provádění operací. Z toho vyplynulo, že složitější operace (mikrokód) efektivněji vykoná posloupnost jednodušších instrukcí, které lze provádět s vyšší frekvencí.

Ke konci 90. let, kdy se produkce procesorů CISC eskalovala k technickým parametrům, které se přiblížily svým výrobním limitům, bylo velmi obtížné dále zvyšovat jejich výkon při současném dodržení implementace kompletní instrukční sady. Implementace komplexnějších (a méně využívaných) CISCových instrukcí měla negativní vliv na technologii výroby a potažmo koncovou cenu procesoru, ale též spotřebu a spolehlivostí (uplatňovaly se různé přechodové jevy, rostl ztrátový výkon a další vlivy, které při menších frekvencích šlo zanedbat) nebo delikátností a náročností na provozní podmínky. Nejsložitější CISCOvé instrukcě pracující s porty či pamětí přitom (stejně jako jejich RISCový ekvivalent) trvaly více taktů. RISCové procesory s tím nejlepším návrhem oproti tomu mohly s výhodou využívat orthogonalitu, čímž dokázaly komplexní instrukční sady částečně kompenzovat. Oproti těm CISCovým však stály zlomek jejich ceny, byly spolehlivější a přitom použitelnější do drsnějších podmínek a měly menší spotřebu.

Historie

Jedním z prvních RISCových strojů byl Superpočítač CDC 6600 navržený v roce 1964. Jeho CPU měla 74 operačních kódů (tj. částí instrukcí), v porovnání se 400 u 8086.

V dnešní době je prakticky každý moderní procesor založen na architektuře RISC, přestože pro ně mnohdy neplatí její základní charakteristiky – instrukční sady jsou rozšířeny o speciální povely pro práci s multimédii (MMX, SSE, 3DNow!), a instrukce trvají různě dlouhou dobu. Na druhou stranu ale masivně využívají pipelining – instrukce jsou načítány až 31 kroků dopředu a průběžně distribuovány mezi výkonné jednotky. Výstupy jsou poté řazeny tak, aby byl zachován sled jejich postupného zpracování.

Shrnutí typických rysů procesorů architektury RISC

* procesor komunikuje s pamětí po sběrnici,
* redukovaná sada strojových instrukcí obsahuje hlavně jednoduché instrukce,
* délka provádění jedné instrukce je vždy jeden cyklus (tj. délka v bitech všech instrukcí je stejná),
* mikroinstrukce jsou hardwarově implementovány na procesoru, čímž je velmi výrazně zvýšena rychlost jejich provádění,
* registry jsou pouze víceúčelové (nezáleží, který z nich instrukce využije, což zjednodušuje návrh překladačů),
* využívají řetězení instrukcí (pipelining).

Zastoupení RISC procesorů

Mezi nejznámější výrobce procesorů RISC patří IBM (např. řada PowerPC), Intel (většina jeho procesorů je ale řazena mezi CISC, nebo označována jako tzv. „post-RISC“) a Sun Microsystems (např. řada Sparc). V 32bitových RISC procesorech zabírají 75% podíl procesory ARM.[1][[Soubor:Příklad.jpg]]