Klopný obvod T: Porovnání verzí

Z MediaWiki SPŠ a VOŠ Písek
Skočit na navigaci Skočit na vyhledávání
Založena nová stránka: T klopný obvod je takový sekvenční logický obvod, který obsahuje obsahuje jeden vstup T a dva výstupy Q a negované Q. ==Definice T klopného obvodu== # Pokud na…
 
Bez shrnutí editace
 
(Nejsou zobrazeny 3 mezilehlé verze od 2 dalších uživatelů.)
Řádek 1: Řádek 1:
T klopný obvod je takový sekvenční logický obvod, který obsahuje obsahuje jeden vstup T a dva výstupy Q a negované Q.  
T klopný obvod je takový sekvenční logický obvod, který obsahuje jeden vstup T a dva výstupy Q a negované Q.  




Řádek 6: Řádek 6:
# Pokud na vstupu T zadáme logickou "0" (neaktivní vstup T), tak si obvod pamatuje -> na výstupu zůstává předchozí stav
# Pokud na vstupu T zadáme logickou "0" (neaktivní vstup T), tak si obvod pamatuje -> na výstupu zůstává předchozí stav
# Pokud na vstupu T zadáváme logickou "1" (aktivní vstup T), tak se stav výstupu změní v opačný (tzn. jestliže byl "0" bude "1" a opačně)
# Pokud na vstupu T zadáváme logickou "1" (aktivní vstup T), tak se stav výstupu změní v opačný (tzn. jestliže byl "0" bude "1" a opačně)
<br>Symbolická značka:
[[Soubor:T.JPG]]
<br>Schéma hradla T vyrobeného z hradla RS a invertorů:
<br>[[Soubor:Schema_hradla_T_vyrobeného_z_hradla_RS_a_invertorů.JPG]]
<br>Úplná pravdivostní tabulka:
[[Soubor:Tabulka1.JPG‎ ]]
<br>Schéma zapojení založené na synchronním klopném obvodu typu JK:
<br>[[Soubor:Schéma_zapojení-_synchronní_KLO_JK.JPG‎]]
<br>Schéma zapojení založené na synchronním klopném obvodu typu RS:
<br>[[Soubor:Schéma_zapojení-_synchronní_KLO_RS.JPG‎]]
<br>Graf přechodu:
[[Soubor:Graf_p.JPG‎]]
<br>Zdroje:
<br>Učební text SLO
<br>http://cs.wikipedia.org/wiki/Klopn%C3%BD_obvod
<br>http://voho.cz/wiki/synchronni-klopny-obvod-t/
--[[Uživatel:Zmullerova|Zmullerova]] 18. 6. 2010, 07:59 (UTC)

Aktuální verze z 18. 6. 2010, 15:23

T klopný obvod je takový sekvenční logický obvod, který obsahuje jeden vstup T a dva výstupy Q a negované Q.


Definice T klopného obvodu

  1. Pokud na vstupu T zadáme logickou "0" (neaktivní vstup T), tak si obvod pamatuje -> na výstupu zůstává předchozí stav
  2. Pokud na vstupu T zadáváme logickou "1" (aktivní vstup T), tak se stav výstupu změní v opačný (tzn. jestliže byl "0" bude "1" a opačně)


Symbolická značka:


Schéma hradla T vyrobeného z hradla RS a invertorů:



Úplná pravdivostní tabulka:


Schéma zapojení založené na synchronním klopném obvodu typu JK:


Schéma zapojení založené na synchronním klopném obvodu typu RS:

Graf přechodu:
Zdroje:
Učební text SLO
http://cs.wikipedia.org/wiki/Klopn%C3%BD_obvod
http://voho.cz/wiki/synchronni-klopny-obvod-t/


--Zmullerova 18. 6. 2010, 07:59 (UTC)