AplTVY2: Porovnání verzí

Z MediaWiki SPŠ a VOŠ Písek
Skočit na navigaci Skočit na vyhledávání
Bez shrnutí editace
Řádek 29: Řádek 29:
# [[Synchronní čítač modulo 10 s 7490A]]
# [[Synchronní čítač modulo 10 s 7490A]]
# [[Sekundová část digitálních hodin]]
# [[Sekundová část digitálních hodin]]
# [[Asynchronní čítač modulo 8 vzad s D-K]]O
# [[Asynchronní čítač modulo 8 vzad s D-KO]]
# [[Synchronní čtyřbitový čítač modulo 16 s 7493A]]
# [[Synchronní čtyřbitový čítač modulo 16 s 7493A]]



Verze z 16. 3. 2011, 08:25

úkoly:

FLL

Číselné soustavy

Logické obvody

Kombinační logické obvody

  1. Postavit Typický KLO: Multiplexor, Převodník kódu, Demultiplexor, Dekodér, Generátor parity, Sčítačka

Sekvenční logické obvody

Úloha č.1

  1. Realizovat Sekvenční logický obvod podle předloh


Úloha č.2

Aplikace SLO

Čítače:

D-KO (7474), JK - KO (7472)

  1. Asynchronní čítač modulo 4 vpřed s D-KO
  2. Synchronní čítač modulo 10 s 7490A
  3. Sekundová část digitálních hodin
  4. Asynchronní čítač modulo 8 vzad s D-KO
  5. Synchronní čtyřbitový čítač modulo 16 s 7493A

Registry

Mikroprocesorová technika