HW2r
(Rozdíly mezi verzemi)
(Založena nová stránka: {| class="toccolours" cellpadding="5" style="float: right; clear: right; margin: 0 0 1em 1em; font-size: 85%; width: 30em" | colspan="2" style="text-align: center; font-...) |
(→Tématické celky:) |
||
Řádka 26: | Řádka 26: | ||
#[[Návrh dvoustupňové logické sítě AND-OR NAND-NAND]] | #[[Návrh dvoustupňové logické sítě AND-OR NAND-NAND]] | ||
#[[Zákony Booleovy algebry]] | #[[Zákony Booleovy algebry]] | ||
− | #*[ | + | #*[https://www.ibiblio.org/kuphaldt/electricCircuits/Digital/DIGI_7.html Důkazy zákonů Booleovy algebry] |
− | #[ | + | #[https://goo.gl/L0wr7l Minimalizace logické funkce metodou algebraickou] |
#[[Karnaughova mapa]] | #[[Karnaughova mapa]] | ||
#[[Syntéza KLO]] | #[[Syntéza KLO]] | ||
Řádka 43: | Řádka 43: | ||
#[[Dekodér adresy]] | #[[Dekodér adresy]] | ||
#[[Kodér]] | #[[Kodér]] | ||
− | #[[Prioritní kodér]] | + | #*[[Prioritní kodér]] |
#[[Generátor parity]] | #[[Generátor parity]] | ||
#[[Aritmetické obvody]] | #[[Aritmetické obvody]] | ||
Řádka 59: | Řádka 59: | ||
#[[Klopný obvod D]] | #[[Klopný obvod D]] | ||
#*[[Návrh klopného obvodu D]] | #*[[Návrh klopného obvodu D]] | ||
− | #[[Syntéza SLO]] | + | #[[PP_-_Návrh_KLO|Syntéza SLO]] |
#[[Čítač]] | #[[Čítač]] | ||
#[[Návrh čítače]] | #[[Návrh čítače]] |
Verze z 28. 11. 2015, 22:17
Hardware 2r | ||||||||||||||||||||||||||||||
|